es un ingeniero especializado en diseñar los planos físicos (layouts) de chips electrónicos para aplicaciones de alto voltaje y gestión de energía, como los usados en autos y sistemas de potencia.
¿cómo lo hace?
utiliza herramientas como cadence virtuoso y tecnologías bcd (bipolar-cmos-dmos) para crear diseños optimizados que cumplan con reglas de fabricación (drc), verificación (lvs) y estándares de seguridad. Trabaja en equipo con diseñadores analógicos y de verificación para garantizar que los circuitos sean funcionales, confiables y eficientes.
su trabajo es principal para el desarrollo de semiconductores avanzados en industrias como la automotriz, donde la precisión y la robustez son esenciales.
diseño de layout para circuitos analógicos y mixtos (analog ic layout design):
nivel avanzado (+5 años de experiencia).
tecnologías bcd (bipolar-cmos-dmos):
nivel avanzado (+5 años de experiencia).
circuitos de alto voltaje (high-voltage circuits):
nivel avanzado (+5 años de experiencia).
herramientas:
cadence virtuoso: nivel avanzado (+5 años de experiencia).
calibre (drc/lvs): nivel avanzado (+5 años de experiencia).
verificación física y flujos de sign-off (drc, lvs, em/ir):
nivel intermedio/avanzado (3-5 años de experiencia).
técnicas de matching,
simetría y efectos parásitos:
nivel intermedio (2-5 años de experiencia).
diseño de layouts:
- desarrollar layouts de circuitos integrados analógicos y mixtos a nivel de bloque y módulo.
- implementar diseños para circuitos de alto voltaje y gestión de energía.
responsabilidad sobre bloques críticos:
- tomar propiedad de macros y bloques ip dentro de proyectos complejos de circuitos integrados.
integración y planificación:
- apoyar en la planificación de top-level y la integración de bloques analógicos.
- colaborar con equipos de diseño analógico, verificación y liderazgo de layout.
verificación y validación:
- realizar y apoyar actividades de drc (design rule check), lvs (layout vs. Schematic).
- ejecutar flujos de verificación física y sign-off.
optimización de diseños:
- optimizar layouts para rendimiento, matching, confiabilidad, área y fabricabilidad.
- contribuir al reuso de ip y al desarrollo de nuevos bloques.
revisión técnica:
- participar en revisiones técnicas y discusiones de diseño con el equipo.
trabajo en equipo:
- colaborar con ingenieros de diseño, líderes de layout, equipos de verificación y gestión de proyectos.
#j-18808-ljbffr
📌 4800 analog layout engineer (high voltage) (Santiago)
🏢 Alten Mexico
📍 Santiago
Postulate a este anuncio
Muestra tus habilidades a la empresa, rellenar el formulario y deja un toque personal en la carta, ayudará el reclutador en la elección del candidato.