Analog Design and Verification Engineer
Requisitos:
Inglés Avanzado
Familiarizado/a con herramientas de EDA / Buenas habilidades de depuración LVS / DRC
Estimación de área, optimización de plano de planta, enrutamiento y verificaciones.
Experiência práctica en bloques de construcción analógicos como amplificadores, comparadores, circuitos de referencia de voltaje/corriente y diseños de PLL/DAC/ADC.
Buenas habilidades de depuración LVS/DRC y otras verificaciones para nodos tecnológicos más bajos como 7nm FinFet y menores.
RVE.d
ACTIVIDADES:
Diseño de Bloques Analógicos: Diseñar amplificadores, comparadores, y circuitos de referencia de voltaje/corriente.
Estimación y Optimización: Calcular el área requerida y optimizar el plano de planta del diseño.
Enrutamiento:



Realizar el enrutamiento de señales en el diseño.
Verificación y Depuración: Llevar a cabo y solucionar problemas en las verificaciones LVS (Layout Versus Schematic) y DRC (Design Rule Check).
Verificaciones para Tecnología Avanzada: Verificar diseños para nodos de tecnología como 7nm FinFet y menores.
Uso de Herramientas EDA: Utilizar herramientas de Automatización de Diseño Electrónico para diseño y verificación.
OFRECEMOS:
Zona: Guadalajara
Sueldo mensual nominal de 14 K dolares
Tipo de puesto: Jornada completa
Sueldo: $23,000.00 - $25,000.00 al mes
Horario:
Turno de 8 horas
Lugar de trabajo: Empleo presencial

📌 Analog Design And Verification Engineer Guadalajara
🏢 SFI
📍 Guadalajara